La session d'octobre de Demandez le Programme! aura lieu le jeudi 4 octobre septembre de 13h à 14h en salle Henri Poincaré du bâtiment Alan Turing et sera animée par Loïc Maréchal, ingénieur de l'équipe Gamma3.

Ci-dessous une liste de discussions que Loïc a recensées; les points abordés seront choisis en fonction des préférences des participants:

Limitation du matériel

• Mur de la mémoire

Le temps d'accès stagne à 60ns (=16 MHz ) et il est inutile que le processeur aille plus vite que quelques GHz, car un défaut de cache coute alors plusieurs centaines de cycles-machine et la plupart des algorithmes ne font qu'attendre la mémoire. La solution apportée est l'élargissement du bus, ce qui revient à de la parallélisation : DDR4 = 1024 bits.

• Mur de la chaleur

La consommation électrique croit avec le carré de la fréquence, et la surface d'un processeur décroit avec le carré de la finesse de gravure. La puissance totale en Watt est constante, mais la puissance par cm2 tend vers l'infini !

• Fin de la loi de Moore

On continue à graver des transistors plus fins, l'écart entre deux générations de gravure n'est plus de 18 à 24 mois, mais plutôt deux fois plus. Des transistors plus fins ne veulent plus dire une puce plus petite et donc moins chère, car l'écart entre deux transistors ne décroit plus avec la finesse à cause des interférences électriques et des problèmes de fabrication chimiques

• Limitation du multicoeur
Il faudrait idéalement autant de bus mémoire que de coeurs, mais la matrice d'interconnexion croît avec le nombre de bus multiplié au nombre de coeurs, O(n2). C'est pourquoi le nombre de bus ne suit pas et stagne à 8 aujourd'hui.

Optimisations matériels

• Thin cores vs fat cores

Limitation du procédé electro chimique, les composants simples comme la SDRAM, DRAM, SRAM ou processeurs simples et massivement parallèles (GPU, FPGU, ARM) continuent à bénéficier de meilleure finesse de gravure, mais c'est de plus en plus difficile pour les composants très optimisés et complexes comme l'architecture X86.

• Optimisation du nombre de calculs par Hz

OOE : Out of Order Execution RR : Register Renaming SS : Super Scalar

• Exécution spéculative

Permet de ne pas effectuer un ensemble de calcul en déduisant par avance le résultat grâce à un cache de résultats précédents. Permet d’aller plus vite que la lumière ! Danger : permet aussi au hacker de trouver des failles de sécurités (Specter et Meltdown)

• DSHM et NUMA

DSHM : Distributed Shared Memory NUMA : Non Uniform Memory Access Utilisation de plusieurs puces chacune gérant une portion de la mémoire. La mémoire de chaque puce est accessible de manière transparente par les autres via un canal dédié (QPI). C’est efficace avec deux puces, mais au-delà il faut impérativement tenir compte du placement des processus et de la mémoire (numactl)